| LỖI THƯỜNG GẶP TRONG MÔ PHỎNG PLD VA ASIC!!!! | |
|
|
Tác giả | Thông điệp |
---|
tran_binh 4 sao


Tổng số bài gửi : 148 Points : 14363 Reputation : 9 Join date : 05/11/2010 Age : 35 Đến từ : nghệ an city
 | Tiêu đề: LỖI THƯỜNG GẶP TRONG MÔ PHỎNG PLD VA ASIC!!!! 25/04/11, 05:59 pm | |
| CÓ AI LÀM VÍ DỤ FFJK CHƯA NHỈ? SAO LÀM MÃI MÀ NÓ CỨ BÁO LỖI CHỔ SIGNAL NHỈ,NÓ KHÔNG HIỂU QT VÀ QDT ? CAO THỦ NÀO CÓ THỂ TRỢ GIÚP NHỈ???? | |
|
 | |
vantrungspk60 2 sao


Tổng số bài gửi : 44 Points : 14197 Reputation : 0 Join date : 04/11/2010 Age : 36 Đến từ : HA TINH
 | Tiêu đề: Re: LỖI THƯỜNG GẶP TRONG MÔ PHỎNG PLD VA ASIC!!!! 25/04/11, 10:13 pm | |
| mang cơm đến gặp anh anh chỉ cho em nha | |
|
 | |
hoangvo2012 1 sao


Tổng số bài gửi : 7 Points : 14043 Reputation : 0 Join date : 13/12/2010
 | Tiêu đề: Re: LỖI THƯỜNG GẶP TRONG MÔ PHỎNG PLD VA ASIC!!!! 28/04/11, 08:05 pm | |
| | |
|
 | |
tran_binh 4 sao


Tổng số bài gửi : 148 Points : 14363 Reputation : 9 Join date : 05/11/2010 Age : 35 Đến từ : nghệ an city
 | Tiêu đề: Re: LỖI THƯỜNG GẶP TRONG MÔ PHỎNG PLD VA ASIC!!!! 29/04/11, 01:42 am | |
| SAO NÓ CỨ BỊ LỖI HOÀI KHÔNG SỮA ĐƯỢC
PROCESS (PRE,CLR,CLK,J,K) SIGNAL QT,QDT : STD_LOGIC; BEGIN IF PRE='0' AND CLR='0' THEN ELSIF PRE='0' AND CLR='1' THEN ELSIF PRE='1' AND CLR='0' THEN ELSIF PRE='1' AND CLR='1' THEN IF CLK 'EVENT AND CLK='0' THEN IF J='0' AND K='1' THEN QT<='0';QDT<='1'; ELSIF J='1' AND K='0' THEN QT<='1';QDT<='0'; ELSIF J='1' AND K='1' THEN QT<=NOT QT;QDT<=NOT QDT; END IF; END IF; END IF; Q<=QT; QD<=QDT; END PROCESS;
Được sửa bởi tran_binh ngày 29/04/11, 01:46 am; sửa lần 2. | |
|
 | |
tran_binh 4 sao


Tổng số bài gửi : 148 Points : 14363 Reputation : 9 Join date : 05/11/2010 Age : 35 Đến từ : nghệ an city
 | Tiêu đề: Re: LỖI THƯỜNG GẶP TRONG MÔ PHỎNG PLD VA ASIC!!!! 29/04/11, 01:43 am | |
| ERROR:HDLCompiler:806 - "E:/data anh binh/LUYEN PLD/FFJK.vhd" Line 46: Syntax error near "SIGNAL". ERROR:ProjectMgmt:496 - 1 error(s) found while parsing design hierarchy. ERROR:HDLCompiler:806 - "E:/data anh binh/LUYEN PLD/FFJK.vhd" Line 46: Syntax error near "SIGNAL". ERROR:ProjectMgmt:496 - 1 error(s) found while parsing design hierarchy. | |
|
 | |
vantrungspk60 2 sao


Tổng số bài gửi : 44 Points : 14197 Reputation : 0 Join date : 04/11/2010 Age : 36 Đến từ : HA TINH
 | Tiêu đề: Re: LỖI THƯỜNG GẶP TRONG MÔ PHỎNG PLD VA ASIC!!!! 01/05/11, 08:39 pm | |
| lỗi thương mà các bạn mắc phải là do các bạn chưa khai báo đủ thư viện. các bạn khai báo đầy đủ 3 thư viện là library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; thử đi rồi thấy hiệu quả của nó | |
|
 | |
contraithansex 5 sao


Tổng số bài gửi : 496 Points : 14871 Reputation : 24 Join date : 23/10/2010 Age : 35 Đến từ : hcm city
 | Tiêu đề: Re: LỖI THƯỜNG GẶP TRONG MÔ PHỎNG PLD VA ASIC!!!! 01/05/11, 10:06 pm | |
| THẰNG NÀY KHÁ...ANH MÀY OK RỒI ...MAI DẮT ĐI MASSAGE....EM CANH CỔNG CHO ANH... MASS | |
|
 | |
trankhanhdu1 3 sao


Tổng số bài gửi : 50 Points : 13883 Reputation : 1 Join date : 21/02/2011
 | Tiêu đề: Re: LỖI THƯỜNG GẶP TRONG MÔ PHỎNG PLD VA ASIC!!!! 03/05/11, 11:33 pm | |
| TỪ SIGNAL PHẢI ĐƯỢC ĐẶT SAU KIẾN TRÚC TỨC LÀ TRƯỚC PROCESS ĐÓ B UI | |
|
 | |
trankhanhdu1 3 sao


Tổng số bài gửi : 50 Points : 13883 Reputation : 1 Join date : 21/02/2011
 | Tiêu đề: Re: LỖI THƯỜNG GẶP TRONG MÔ PHỎNG PLD VA ASIC!!!! 03/05/11, 11:36 pm | |
| VÀ Q<=QT; QD<=QDT; PHẢI ĐẶT SAU END PROCESS; THẾ LÀ OK | |
|
 | |
nhuphuzz Admin


Tổng số bài gửi : 432 Points : 14979 Reputation : 17 Join date : 18/10/2010
 | Tiêu đề: Re: LỖI THƯỜNG GẶP TRONG MÔ PHỎNG PLD VA ASIC!!!! 04/05/11, 06:10 am | |
| - tran_binh đã viết:
- SAO NÓ CỨ BỊ LỖI HOÀI KHÔNG SỮA ĐƯỢC
PROCESS (PRE,CLR,CLK,J,K) SIGNAL QT,QDT : STD_LOGIC; BEGIN IF PRE='0' AND CLR='0' THEN ELSIF PRE='0' AND CLR='1' THEN ELSIF PRE='1' AND CLR='0' THEN ELSIF PRE='1' AND CLR='1' THEN IF CLK 'EVENT AND CLK='0' THEN IF J='0' AND K='1' THEN QT<='0';QDT<='1'; ELSIF J='1' AND K='0' THEN QT<='1';QDT<='0'; ELSIF J='1' AND K='1' THEN QT<=NOT QT;QDT<=NOT QDT; END IF; END IF; END IF; Q<=QT; QD<=QDT; END PROCESS; PROCESS (PRE,CLR,CLK,J,K) SIGNAL QT,QDT : STD_LOGIC; BEGIN IF PRE='0' AND CLR='0' THEN [chỗ này thiếu các biểu thức tuần tự ] ELSIF PRE='0' AND CLR='1' THEN [chỗ này thiếu các biểu thức tuần tự] ELSIF PRE='1' AND CLR='0' THEN [chỗ này thiếu các biểu thức tuần tự] ELSIF PRE='1' AND CLR='1' THEN IF CLK 'EVENT AND CLK='0' THEN IF J='0' AND K='1' THEN QT<='0';QDT<='1'; ELSIF J='1' AND K='0' THEN QT<='1';QDT<='0'; ELSIF J='1' AND K='1' THEN QT<=NOT QT;QDT<=NOT QDT; END IF; END IF; END IF; Q<=QT; QD<=QDT; END PROCESS; | |
|
 | |
Sponsored content
 | Tiêu đề: Re: LỖI THƯỜNG GẶP TRONG MÔ PHỎNG PLD VA ASIC!!!!  | |
| |
|
 | |
| LỖI THƯỜNG GẶP TRONG MÔ PHỎNG PLD VA ASIC!!!! | |
|